'2나노' 먼저 치고 나간 TSMC... 삼성·인텔도 초미세 공정 추격

글로벌 파운드리(반도체 위탁생산) 1위 업체인 대만 TSMC가 2나노미터(1nm=10억분의 1m) 공정 개발에 착수하면서 경쟁자들과 격차 벌리기에 나섰다. 초미세 공정 주도권 싸움이 TSMC와 삼성전자, 인텔 3파전으로 압축된 상황에서 쫓고 쫓기는 양상이 한층 치열해질 것으로 전망된다.

6일 대만 언론과 반도체 업계에 따르면 TSMC가 최근 2나노 제품의 시범 생산을 위한 준비작업에 들어갔으며 애플과 엔비디아를 고객사로 이미 확보한 것으로 전해졌다. TSMC는 2나노 공정 개발을 위해 1000명가량의 연구·개발(R&D) 인력을 현재 건설 중인 대만 북부 신주과학단지 바오샨 지역 20팹으로 파견할 계획이다. 해당 보도에 대해 TSMC 측은 "2025년 양산을 위한 2나노 연구·개발 계획은 순조롭게 진행되고 있다"고 답했다.

앞서 삼성전자는 지난해 6월 게이트올어라운드(GAA) 공정을 사용해 3나노 공정 양산을 TSMC보다 6개월 먼저이자 세계 최초로 시작했다. 이에 자극 받은 TSMC 경영진들은 2나노 공정 계획을 공개적으로 수 차례 밝히며 초미세 경쟁의 불을 지폈다.

2021년 파운드리 사업 재진출을 선언한 인텔도 초미세 경쟁에 가세한 상황이다. 인텔은 지난 1일(현지시간) 온라인을 통해 독자 개발한 웨이퍼 후면 전력 공급 솔루션 '파워비아'의 기술 개요와 테스트 데이터, 로드맵 등을 발표하며 파운드리 업계에서 존재감 확대에 나섰다.

인텔은 현재 7나노 수준인 파운드리 공정을 내년 상반기 20A(2나노), 하반기 18A(1.8나노)까지 도입한다는 목표를 세웠다. 지난 3월엔 반도체 설계회사 ARM과 손잡고 1.8나노 공정을 활용해 차세대 모바일 시스템온칩(SoC)을 개발하겠다고 발표한 바 있다. 다만, 업계에서는 로드맵에 맞춰 공정이 성공한다 해도 인텔이 손익분기점을 맞추기 위한 수율(양품 비율)을 확보하기 쉽지 않을 것이라는 비관론도 함께 나온다.

경계현 반도체(DS)부문장(사장)은 지난달 초 대전 카이스트에서 개최된 강연에서 "삼성전자의 파운드리 기술력은 대만 TSMC보다 3나노에서 1년, 4나노에서는 2년 정도 뒤처진 것 같다"라고 진단했다. 경 사장은 "TSMC가 2나노 GAA 공정을 시작할 때부터 같이 가는 게 목표"라고 밝혔다.

박재근 한양대 융합전자공학부 교수(한국반도체디스플레이기술학회장)는 "파운드리 업계 특성상 고객사가 파트너를 바꾸는 일은 흔치 않다"면서도 "TSMC보다 GAA를 먼저 도입하고 초미세 공정 위주로 선택과 집중에 나선 삼성전자 파운드리 전략은 옳은 길로 가고 있다고 본다"고 말했다.

경희권 산업연구원 부연구위원은 "내년 1월 대만 총통 선거가 있다"면서 "지정학적 리스크로 멀티벤더소싱에 대한 필요성이 커지면서 TSMC의 의존도가 낮아질 확률이 높다"고 진단했다. 대만의 집권당 후보 라이칭더 현 부총통은 중국이 주장하는 '하나의 중국' 원칙을 수용할 수 없다는 입장을 분명히 하면서 당선 시 양안관계 경색이 예상되고 있다.

[e-mail] 김준석 기자

※ 저작권자 ⓒ 파이낸셜뉴스, 무단전재-재배포 금지