투자 등 비용 늘자 최대 8% 인상
시장 지배력 앞세워 가격협상 주도
가격부담 고객사 삼성 이동 가능성
수율 개선 등으로 물량 확대 주력
7일 업계 및 대만 매체 등에 따르면 TSMC는 3나노 및 5나노 공정 단가를 종전보다 최대 8% 인상하는 계획을 세웠다. TSMC는 선단공정 칩 가격 인상과 별개로 첨단 패키징 공정 '칩 온 웨이퍼 온 서브스트레이트(CoWoS)' 가격도 올릴 것으로 알려졌다. 해외 생산시설 확장 투자, 전기료 상승 등 늘어나는 비용 부담을 가격 인상으로 메우려는 행보다. TSMC는 애플, 인텔, 퀄컴, 엔비디아 등 글로벌 빅테크 기업들을 주요 고객사로 확보하고 있다.
TSMC의 초미세공정 가격 인상 추진은 막강한 시장 지배력에 근거한다. 폭발적인 인공지능(AI) 시장 성장세로 고성능 칩 생산 주문이 몰리며 TSMC의 선단공정 라인은 풀가동되고 있다. TSMC는 올해 3나노 웨이퍼(반도체 원판) 생산능력을 지난해보다 3배 가량 늘리며 시장 수요 확대에 대응하고 있다. 그럼에도 2026년까지 생산 예약이 완료된 것으로 전해졌다.
업계 관계자는 "선단공정 칩을 팔고 싶어도 없어서 못 파는 공급자 우위 시장이 이어지면서 TSMC가 고객사들과 가격 협상에서 주도권을 쥐고 있다"고 했다.
실제 시장조사기관 트렌드포스에 따르면 올해 1·4분기 TSMC의 매출 기준 점유율은 61.7%에 달한다. 2위 삼성전자(11.0%)와의 점유율 격차만 50%p를 넘는다.
이 같은 TSMC의 가격 인상은 삼성전자에게 기회가 될 수 있다.
TSMC가 고객사들이 주문한 물량을 모두 소화하지 못하는 상황에서 일부 고객사가 삼성전자로 넘어올 가능성이 있기 때문이다. 삼성전자는 TSMC와 함께 5나노 이하 공정 양산이 가능한 파운드리 기업이다. 특히 AI 시대를 맞아 파운드리 뿐 아니라 첨단 패키징 기술의 중요성이 커지는 가운데 메모리·파운드리·패키징 사업을 모두 하는 턴키(일괄생산) 반도체기업은 삼성전자가 유일하다.
TSMC는 기판 위에 수직으로 쌓은 고대역폭메모리(HBM)와 로직 여러개를 결합하는 2.5차원(D) 패키징 기술인 CoWoS를 앞세워 파운드리 뿐 아니라 첨단 패키징 시장에서 막강한 기술력을 자랑한다.
삼성전자도 '아이큐브'로 이름붙인 2.5D 패키징 기술을 보유하고 있다. 실제 세계 2위 그래픽처리장치(GPU) 업체 AMD 리사 수 최고경영자(CEO)는 최근 삼성전자의 3나노 공정을 이용할 가능성을 시사하기도 했다.
다만, 안정적 생산능력을 갖춘 TSMC와 오랜 협력 관계를 구축하고 있는 고객사들의 물량이 당장 이탈할 가능성은 높지 않다는 목소리도 나온다.
업계 관계자는 "삼성전자가 최근 3나노 1세대 수율을 60% 이상으로 끌어올리며 생산능력을 본격적으로 키우고 있다"며 "삼성전자가 선단공정 수율·성능 향상을 통해 고객사들의 신뢰도를 얻어야 향후 수주 물량 확대로 이어질 것"이라고 말했다.
mkchang@fnnews.com 장민권 기자
※ 저작권자 ⓒ 파이낸셜뉴스, 무단전재-재배포 금지