반도체 미세공정이 한계에 근접하며 기술 발전보다 '설비 증설'의 공급 증가 기여도가 더 높은 것으로 나타났다. 글로벌 주요국들이 자국내 반도체 생산기지 구축을 위해 다양한 정책을 펴고 있는 가운데, 산업계에서는 한국이 반도체 공급역량과 시장지배력을 지키기 위해선 기업의 설비투자 부담을 덜어줄 정책이 필요하다는 목소리가 커지고 있다. 대한상공회의소와 딜로이트 안진회계법인은 13일 한국신용평가 자료 등을 분석한 '반도체 공급역량 및 원가경쟁력 향상 위한 정책과제 보고서'를 발표했다. 보고서에 따르면, 메모리 반도체 주요 3사(삼성전자, SK하이닉스, 마이크론)의 D램 반도체 공급증가 요인에서 '설비 증설'이 차지하는 비중은 2018~2020년 8%에서 2020~2022년 53%로 대폭 늘었다. 같은 기간 '기술 발전' 요인의 비중은 92%에서 47%로 크게 줄었다. D램과 더불어 메모리 반도체 주요 제품인 낸드플래시 역시 공급 증가 요인에 설비 증설이 차지하는 비중은 3%에서 42%로 크게 증가한 반면, 기술 발전 기여도는 97%에서 58%로 대폭 줄어들었다. 보고서는 "선단공정의 미세화 난이도 상승과 물리적 한계 근접에 따라 기술 발전보다는 설비 증설을 통한 공급능력 확대가 반도체 생산역량 확보에 더 주요한 요인으로 변화하고 있다"라며 "결국 라인 증설을 위한 대규모 자본 투입과 자금 확보 여부가 점점 더 중요해질 것이고, 글로벌 주요국들이 천문학적 보조금을 쏟아 붓는 이유나 국내에서 보조금 필요성 얘기가 계속 나오는 이유도 이런 배경 때문"이라고 분석했다. 반도체 보조금 지급이 원가경쟁력에 미치는 영향 분석도 보고서에 담겼다. 보고서에 따르면 반도체 설비투자 보조금 30%가 지급될 경우, 반도체 생산에 최대 10%의 원가절감 효과가 발생하는 것으로 나타났다. 장치산업 특성상 영업비용 대비 상당한 비중(약 40% 중반)을 차지하는 감가상각비가 줄어들기 때문이다. 구체적으로 3나노 파운드리를 예로 들면, 웨이퍼 1장 생산에 드는 영업비용은 1만1459달러(감가상각비 5271달러)인데, 보조금(30%)을 수령하면 감가상각비는 3690달러로 1581달러 줄어든다. 줄어든 감가상각비만큼 기업의 영업이익은 증가하게 돼 417달러(1581달러X법인세율 26.4%)의 법인세를 추가로 납부하게 된다. 기업은 영업비용을 절감하고, 정부는 법인세 일부 환류 효과를 얻게 되는 셈이다. 보고서는 "결국 반도체산업의 핵심은 생산능력(capacity)과 원가경쟁력"이라며 "설비투자 보조금 지급을 통해 '규모의 경제'를 조기 실현할 수 있도록 돕는 게 가장 중요하다"고 강조했다. 주요 국가들은 이미 천문학적 규모의 보조금을 지급하고 있다. 미국 390억달러(약 53조원), EU 430억유로(약 64조원), 일본 2조엔(약 17조원) 등 생산시설에 보조금을 지원하는 가운데 한국은 보조금이 없는 실정이다. 김문태 대한상의 산업정책팀장은 "최근 정부가 발표한 26조원 규모의 반도체 지원책은 소부장 기업을 포함한 반도체 생태계 전반에 도움을 줄 것"이라면서도 "다만 반도체 생산기업 내부의 '규모의 경제' 달성을 앞당겨 글로벌 시장지배력을 확장하고, 밸류체인상 기술혁신을 이루기 위해서는 좀더 직접적인 지원 방안을 강화할 필요가 있다"고 말했다. hoya0222@fnnews.com 김동호 기자

반도체 초미세공정의 경쟁력을 좌우할 극자외선(EUV) 노광장비의 중요성이 커지면서 삼성전자, TSMC, 인텔 등 파운드리(반도체 위탁생산) 3사의 차세대 장비 확보전이 가열되고 있다. 차세대 EUV 장비 도입을 망설이던 TSMC 최고경영자(CEO)가 내부 주요 행사마저 불참하고 네덜란드로 날아가 ASML과 차세대 EUV 장비 논의를 하면서 2나노미터(1㎚=10억분의 1m) 미만 초미세 공정 경쟁이 시작됐다는 분석이 나온다. ■TSMC 수장, ASML 극비 방문26일 업계와 외신에 따르면 웨이저자 TSMC CEO는 지난 23일 대만 타이베이에서 개최된 'TSMC 테크놀로지 심포지엄 2024' 일정에 불참하고 네덜란드 에인트호번에 위치한 ASML 본사와 독일 디칭엔 소재 산업용 레이저 전문기업 '트럼프(TRUMPF)'를 연이어 방문한 것으로 밝혀졌다. 테크놀로지 심포지엄은 TSMC가 주관하는 최대 행사로 고객사들과의 협력 및 향후 TSMC의 기술로드맵 등을 발표하는 자리다. 웨이 CEO는 매년 행사를 참여하는 등 공을 들여와 현지 업계와 언론에서는 올해 불참을 이례적으로 평가했다. 극비리 출장길에 올랐던 웨이 CEO의 행방은 크리스토퍼 푸케 ASML CEO와 니콜라 라이빙어-캄뮐러 트럼프 CEO의 SNS를 통해 알려졌다. 푸케 CEO는 "웨이 CEO에 ASML의 최신 기술과 신제품을 소개하고 '하이 뉴메리컬어퍼처(하이NA) EUV' 장비가 향후 도입될 반도체 미세공정 기술을 구현하는 방식에 대해 소개했다"고 전했다. 하이NA EUV는 기존의 반도체 미세공정 기술 한계를 넘을 수 있는 ASML의 최신형 장비다. 주로 '마의 영역'으로 꼽히는 2나노 미만 파운드리 분야에서 활용될 것으로 전망된다. 대당 5000억원에 달하는 최고가 반도체 장비로, 전 세계에서 ASML이 독점하고 있다. 대만 현지 언론과 업계는 "TSMC 경영진이 글로벌 반도체 패권을 위해 전격 ASML을 방문한 것으로 보인다"면서 "7나노 이하 초미세공정에서 노광장비의 중요성이 커지면서 TSMC도 경쟁에 가세한 것으로 보인다"고 분석했다. TSMC는 2026년 하반기 양산 예정인 1.6나노 제품인 A16까지는 하이NA EUV 장비 대신 기존의 장비(로우NA EUV)를 사용하고 이후 공정부터는 하이NA EUV 도입을 저울질 중인 것으로 알려졌다. ■파운드리 3사 ASML 구애 격화지난해 업계 최초로 인텔이 ASML로부터 하이NA EUV 장비를 공급받으면서 ASML 구애 경쟁은 심화하고 있다. 인텔은 지난 3월 미디어라운드테이블에서 "기대보다 빠른 속도로 하이NA EUV 장비를 안정화하고 있으며, 생산라인에 본격적으로 투입하는 시기를 내년으로 앞당길 수 있게 됐다"고 밝혔다. 업계에서는 인텔이 14A(1.4나노) 반도체 공정부터 하이NA EUV가 본격적으로 활용될 것으로 보고 있다. 삼성전자도 적극적이다. 이재용 삼성전자 회장은 지난달 26일 ASML의 푸케 CEO와 ASML의 핵심 파트너사인 독일 자이스의 카를 람프레히트 CEO를 독일 오버코헨 자이스 본사에서 만나 '반도체 삼각 동맹'을 공고히 했다. 이 회장은 지난해 12월 윤석열 대통령과 ASML 본사 동반방문 이후 4개월 만에 푸케 CEO와 재회했다. 2나노 파운드리 공정뿐 아니라 최근 최첨단 메모리(D램) 공정에서도 EUV가 부상하면서 삼성전자도 하이NA EUV 도입에 사활을 걸고 있다. 업계 관계자는 "초미세 공정 경쟁 속에서 EUV 노광장비에 대한 의존도가 높은 상황"이라면서 "삼성을 비롯한 반도체 공룡들의 ASML 장비 확보전은 더 치열해질 전망"이라고 했다. rejune1112@fnnews.com 김준석 기자

"일본이 사실상 독점해온 디스플레이 핵심 소재를 독자 기술로 만들었다는 자부심이 있다."(최상준 볼트크리에이션 대표) 지난 11월 30일 방문한 경기 오산 볼트크리에이션. 이 회사는 제품을 미세하게 깎아내는 식각(에칭) 기술을 '건식 이온빔'이란 독자적인 방식으로 구현하며 최근 주목받고 있다. 특히 이 방식을 활용해 유기발광다이오드(OLED) 공정에 쓰이는 핵심 소재인 '파인 메탈 마스크(Fine Metal Mask, FMM)' 제품을 국산화했다. FMM은 일본 다이니폰프린팅(DNP)이 전 세계 시장 90% 이상을 점유한다. 방진복으로 갈아입고 에어샤워를 한 뒤 들어간 FMM 라인은 일반 사무실과 비교해 어두침침한 분위기였다. 이곳은 노광(포토리소그라피) 공정을 수행하는 공간이었다. 노광공정은 필름을 현상하는 방식과 유사해 빛이 최대한 들어오지 않도록 하는 게 관건이다. 이곳에서 가장 먼저 눈에 들어온 것은 지름 50㎝ 크기 대형 두루마리였다. 여기엔 종이처럼 얇은 금속이 말려있었다. 김경수 볼트크리에이션 연구소장은 "이는 FMM 원재료인 '인바(Invar)'로 니켈, 철 등을 배합해 만든다"고 설명했다. 인바를 직사각형 모양으로 자른 FMM 기판 위에 감광액(포토레지스트)이 입혀졌다. 이후 기판은 포토마스크와 함께 노광장비 안으로 들어갔다. 포토마스크는 FMM 기판 위에 일정한 형태로 패턴을 형성하기 위한 필름 역할을 한다. 실제로 노광장비에서 나온 FMM 기판 위에는 일정한 패턴이 만들어졌다. 이후 FMM 기판은 감광액을 제거하는 과정을 거쳐 식각공정으로 이동했다. 식각공정은 노광공정을 통해 형성된 패턴에 맞게 불필요한 부분을 정밀하게 깎아내는 기능을 한다. 특히 볼트크리에이션이 식각공정에 적용하는 건식 이온빔 방식은 △습식 △레이저 △전주도금 등 경쟁사 방식과 차별화했다. 저온 건식 식각을 통해 재질 변화를 최대한 줄일 수 있다. 식각공정 이후 FMM 기판 밑바닥을 평평하게 만드는 폴리싱 공정을 거쳐 FMM 제품이 완성됐다. 최상준 대표는 이렇게 완성된 FMM 기판을 광학현미경 위에 올려놨다. 모니터를 통해 일정한 간격으로 형성된 수백개 구멍을 볼 수 있었다. 최 대표는 "가로 7㎝, 세로 10㎝ 길이 FMM 위에 이러한 구멍이 무려 수백만개가 형성됐다"며 "각각 지름은 20㎛(100만분의 1m)에 불과하다"고 설명했다. 자발광 디스플레이인 OLED는 △R(빨간색) △G(녹색) △B(파란색) 유기물이 필요하다. OLED 안에 R·G·B 유기물을 얼마나 많이 형성하느냐에 따라 해상도가 결정된다. 이때 R·G·B 유기물이 들어갈 FMM 구멍이 작으면 작을수록 해상도는 높아지는 방식이다. 그는 "일본 경쟁사가 30㎛ 수준으로 구멍을 낸다면 우린 이보다 작게 구현할 수 있다"며 "현재 4㎛ 크기까지 만들 수 있는 기술을 확보했다"고 강조했다. 볼트크리에이션은 FMM 외에도 건식 이온빔 식각 기술을 활용해 △전자파 차폐 필터 △브이 글래스 △폴리머 에어필터 등 제품군을 갖췄다. 이러한 기술력을 앞세워 내년 하반기 중 코스닥 시장에 상장할 계획이다. 최 대표는 "FMM, 전자파 차폐 필터, 브이 글래스 등에 이어 그동안 미세 가공이 불가능했던 부문을 우리가 보유한 식각 기술로 하나하나 만들어 갈 것"이라고 덧붙였다. butter@fnnews.com 강경래 기자

"지능형메모리 등 차세대 메모리반도체에서도 대만 등 해외 경쟁사들을 제치고 시장을 주도해 갈 것이다." 박성식 제주반도체 대표(사진)는 "메모리반도체 팹리스 업계는 5년 전 까지만 해도 대만 독무대라 할 정도로 한국 영향력이 크지 않았지만, 지금은 제주반도체 등 한국 업체들이 부가가치가 높은 메모리 솔루션으로 앞서는 상황"이라고 5일 설명했다. 이어 "대만은 파운드리(반도체 위탁생산)와 함께 디자인하우스 등 반도체 협업 체계가 매우 잘 이뤄져 있고, 후발주자인 중국은 전폭적인 정부 지원이 두드러진다"며 "이에 비해 우리는 불리한 여건이지만, 한발 앞서 시장을 내다보고 거래처가 요구하는 제품을 적시에 출시하며 시장을 주도한다"고 덧붙였다. 박 대표는 D램 메모리반도체 관련 차세대 제품 역시 선도적으로 선보일 계획이다. 그는 "4세대 D램(DDR4 계열) 메모리반도체 개발도 한창 진행 중"이라며 "앞으로는 팹리스 업체도 경쟁사와 차별화된 첨단 미세공정 활용이 핵심 경쟁력이 될 것이고, 이를 위해 해외 경쟁사들보다 앞선 설계 능력 확보와 함께 첨단 미세공정을 발 빠르게 적용할 것"이라고 강조했다. 박 대표는 "우리나라에는 메모리반도체 분야 글로벌 1·2위 회사가 있으며, 이들 업체는 고용량과 고성능, 고효율 등 첨단 메모리반도체 제품 위주로 사업을 전개한다"며 "우리는 이들 업체가 만들지 않거나 'EOL(End of Life)'하는 제품으로 공급망에 있어 중요한 축을 담당한다"고 말했다. 이어 "이러한 역할을 통해 대만, 중국 등 경쟁사들에 대한 진입장벽을 한층 높여 우리나라가 메모리반도체에서 지속적인 경쟁력을 확보하는데 기여할 것"이라고 덧붙였다. 박 대표는 챗GPT 이후 전 세계 각국에서 데이터센터 등 5G 인프라 투자에 박차를 가하면서 주력인 5G 사물인터넷(IoT) 메모리반도체 판매가 꾸준히 늘어날 것으로 기대했다. 그는 "지난해 매출액 중 20%가량을 차지했던 5G IoT 메모리반도체 비중이 올해 30% 수준으로 올라갈 것"이라고 밝혔다. 제주반도체가 또 하나의 미래 역점 사업으로 전개하는 자동차용 메모리반도체는 유럽에 위치한 전장업체와의 공급계약 체결로 사업에 탄력이 붙은 상황이다. 박 대표는 "자동차용 메모리반도체는 초기 '교통사고 긴급통보장치(Emergency Call)'를 시작으로 5G IoT와 결합한 뒤 '차량사물통신(V2X)' 분야로 영역을 확대하는 중"이라고 말했다.  butter@fnnews.com 강경래 기자

글로벌 파운드리(반도체 위탁생산) 1위 업체인 대만 TSMC가 2나노미터(1nm=10억분의 1m) 공정 개발에 착수하면서 경쟁자들과 격차 벌리기에 나섰다. 초미세 공정 주도권 싸움이 TSMC와 삼성전자, 인텔 3파전으로 압축된 상황에서 쫓고 쫓기는 양상이 한층 치열해질 것으로 전망된다. 6일 대만 언론과 반도체 업계에 따르면 TSMC가 최근 2나노 제품의 시범 생산을 위한 준비작업에 들어갔으며 애플과 엔비디아를 고객사로 이미 확보한 것으로 전해졌다. TSMC는 2나노 공정 개발을 위해 1000명가량의 연구·개발(R&D) 인력을 현재 건설 중인 대만 북부 신주과학단지 바오샨 지역 20팹으로 파견할 계획이다. 해당 보도에 대해 TSMC 측은 "2025년 양산을 위한 2나노 연구·개발 계획은 순조롭게 진행되고 있다"고 답했다. 앞서 삼성전자는 지난해 6월 게이트올어라운드(GAA) 공정을 사용해 3나노 공정 양산을 TSMC보다 6개월 먼저이자 세계 최초로 시작했다. 이에 자극 받은 TSMC 경영진들은 2나노 공정 계획을 공개적으로 수 차례 밝히며 초미세 경쟁의 불을 지폈다. 2021년 파운드리 사업 재진출을 선언한 인텔도 초미세 경쟁에 가세한 상황이다. 인텔은 지난 1일(현지시간) 온라인을 통해 독자 개발한 웨이퍼 후면 전력 공급 솔루션 '파워비아'의 기술 개요와 테스트 데이터, 로드맵 등을 발표하며 파운드리 업계에서 존재감 확대에 나섰다. 인텔은 현재 7나노 수준인 파운드리 공정을 내년 상반기 20A(2나노), 하반기 18A(1.8나노)까지 도입한다는 목표를 세웠다. 지난 3월엔 반도체 설계회사 ARM과 손잡고 1.8나노 공정을 활용해 차세대 모바일 시스템온칩(SoC)을 개발하겠다고 발표한 바 있다. 다만, 업계에서는 로드맵에 맞춰 공정이 성공한다 해도 인텔이 손익분기점을 맞추기 위한 수율(양품 비율)을 확보하기 쉽지 않을 것이라는 비관론도 함께 나온다. 경계현 반도체(DS)부문장(사장)은 지난달 초 대전 카이스트에서 개최된 강연에서 "삼성전자의 파운드리 기술력은 대만 TSMC보다 3나노에서 1년, 4나노에서는 2년 정도 뒤처진 것 같다"라고 진단했다. 경 사장은 "TSMC가 2나노 GAA 공정을 시작할 때부터 같이 가는 게 목표"라고 밝혔다. 박재근 한양대 융합전자공학부 교수(한국반도체디스플레이기술학회장)는 "파운드리 업계 특성상 고객사가 파트너를 바꾸는 일은 흔치 않다"면서도 "TSMC보다 GAA를 먼저 도입하고 초미세 공정 위주로 선택과 집중에 나선 삼성전자 파운드리 전략은 옳은 길로 가고 있다고 본다"고 말했다. 경희권 산업연구원 부연구위원은 "내년 1월 대만 총통 선거가 있다"면서 "지정학적 리스크로 멀티벤더소싱에 대한 필요성이 커지면서 TSMC의 의존도가 낮아질 확률이 높다"고 진단했다. 대만의 집권당 후보 라이칭더 현 부총통은 중국이 주장하는 '하나의 중국' 원칙을 수용할 수 없다는 입장을 분명히 하면서 당선 시 양안관계 경색이 예상되고 있다. rejune1112@fnnews.com 김준석 기자

미국의 반도체지원법(CHIPS Act)으로 사면초가에 몰린 삼성전자가 올해 상반기 중 파운드리(반도체 위탁생산) 초미세공정 분야 주력인 4㎚(1㎚=10억분의 1m) 개선 제품인 3세대 양산에 돌입한다. 공정 초기 문제가 됐던 수율(양품 비율)을 안정시킨 가운데 초기공정 대비 성능·소비전력·면적 향상 등 기술고도화에 성공하면서 대형고객사 확대에 청신호가 켜졌다. 세계 최대 파운드리 기업인 대만 TSMC와의 5나노 이하 첨단공정 경쟁도 한층 가열될 전망이다. ■수율 안정화로 대형고객사 확보 12일 삼성전자 사업보고서에 따르면 삼성전자는 올해 상반기 중 4나노 2.3세대 공정 양산을 시작한다. 삼성전자가 4나노 후속 버전의 구체적 양산 시기를 언급한 건 이번이 처음이다. 2~3세대는 4나노 초기 버전인 SF4E(4LPE) 대비 성능·소비전력·면적이 업그레이드된 제품이다. 삼성전자 4나노 초기 버전은 상용화 이후에도 수율관리에 큰 어려움을 겪으면서 최대 고객사였던 퀄컴이 TSMC로 이탈하는 뼈 아픈 결과를 초래했다. 그러나 지난해를 기점으로 4나노 수율이 정상궤도에 진입하면서 생산능력을 안정적으로 끌어올린 것으로 알려졌다. 업계는 삼성전자의 4나노 수율을 60% 안팎으로 추정하고 있다. 70~80%대로 알려진 TSMC 수율에는 아직 미치지 못하지만, 수율 향상이 빠르게 이뤄지며 후속버전 양산에도 속도를 내고 있다는 분석이다. 실제로 삼성전자는 지난해부터 4나노 노드 공정을 종전 2개에서 5개로 세분화했다. 이에 따라 △SF4E(4LPE) △SF4(4LPP) △SF4P(4LPP+) △SF4X(4HPC) △SF4A(4LPA)로 늘어났다. 4.5세대인 SF4X와 SF4A의 경우 각각 고성능컴퓨팅(HPC), 오토모티브용으로 개발된 제품으로, 2024~2025년 양산을 계획하고 있다. 의존도가 높은 모바일 외 제품 비중을 늘려 수익다각화를 모색하려는 것이다. TSMC의 4나노급인 N4P, N4X 공정에 대응하는 차원으로 분석된다. ■3~5나노 초미세공정 경쟁 치열 삼성전자가 첨단공정 성능 향상과 수율 개선 등 기술적 문제 해결의 실마리를 찾으면서 TSMC와의 5나노 이하 초미세공정 양산 경쟁에도 불이 붙을 전망이다. 고객사 발주 후 제품을 생산하는 파운드리 사업은 대형고객사 확보 여부가 기업 경쟁력으로 직결된다. 수율이 낮아 불량품이 많으면 생산비용이 증가할 뿐 아니라 납기일을 맞추지 못해 수주물량 확보가 어렵다. 현재 반도체 공정 최선단 기술은 3나노이지만, 아직 주력은 4~5나노다. 시장조사기관인 카운터포인트리서치에 따르면 지난해 3·4분기 기준 4~5나노 공정 매출 비중은 22%로, 6~7나노(16%), 16·14·12나노(11%) 등을 웃돌며 가장 높았다. TSMC는 2024년 가동 예정인 애리조나 피닉스 공장에서 4나노 칩을 양산할 예정이다. 삼성전자도 2024년 하반기 가동을 목표로 미국 텍사스주 테일러시에 짓고 있는 파운드리 공장에 4나노 생산라인을 구축한다. mkchang@fnnews.com 장민권 기자

[파이낸셜뉴스] 나노종합기술원은 반도체 소부장 국산화 지원에 필요한 12인치 반도체 20나노 미세패턴 공정기술 개발에 성공했다고 30일 밝혔다. 나노종합기술원 측은 "이번에 개발된 공정기술은 추가적인 장비투자 없이 기술원이 보유한 12인치 반도체 장비만을 통해 구현된 기술"이라며 "이는 200억원 이상의 예산절감, 개발기간 단축과 집적도를 4배 높일 수 있는 공정기술을 확보했다는 데 큰 의의가 있다"고 설명했다. 나노종합기술원은 반도체 소부장 기업들의 요청으로 공정별 전문가로 구성된 TF을 구성해 공정기술 개발을 추진한 결과, 6개월만에 추가적 장비투자 없이 20나노 미세패턴 공정기술을 개발하는 데 성공했다. 나노종합기술원이 개발한 공정기술은 기구축 장비를 활용한 공정기술(노광, 식각, 박막 등) 개발과 집적화를 통한 기술개발 성과다. 12인치 핵심장비의 40나노 노광공정과 식각공정 등을 기반으로, SADP 기술을 개발해 20나노 미세패턴을 구현하는 데 성공했다. 나노종합기술원은 "향후 개발된 공정기술을 20나노 미세패턴을 활용할 국내 반도체 소재(감광제, 반사방지막 등) 기업과 장비기업의 서비스 수요에 활용할 계획이며, 이를 통해 서비스 영역 확장을 추진할 계획"이라고 설명했다. 이조원 원장은 "이번 공정기술 개발은 기술원의 12인치 반도체 테스트베드 활용도를 획기적으로 높일 수 있는 성과로, 향후 국내 반도체 대기업 및 소부장 기업과의 연계와 협력을 기반으로 반도체 강국 구현을 위한 공공 테스트베드의 역할과 책임을 더욱 강화해 나가겠다"고 밝혔다. 한편, 나노종합기술원은 국내 최초로 12인치 반도체 테스트베드를 구축 운영하고 있는 나노인프라 기관이다. 핵심장비와 클린룸 구축을 완료하고 지난해 3월부터 국내외 반도체 소부장 기업을 위한 서비스를 제공하고 있다. 그러나 소부장 기업은 대기업 반도체 양산기술 수준에 부합하는 반도체 소재와 장비 개발을 위한 20나노급 미세패턴과 증착 서비스 제공을 요청했다. monarch@fnnews.com 김만기 기자

글로벌 반도체 파운드리 1·2위 업체인 TSMC와 삼성전자가 오는 2025년 2나노미터(1㎚=10억분의 1m) 공정 양산을 예고하며 초미세공정 시장 주도권을 쥐기 위한 경쟁이 가열되고 있다. 삼성전자는 3나노 공정부터 적용되는 차세대 트랜지스터 제조 기술인 GAA(게이트올어라운드) 기술력을 기반으로 3나노 이하 공정에서 TSMC를 앞선다는 구상이다. 17일 관련 업계에 따르면 TSMC는 내년 하반기 3나노, 2025년 2나노 공정 양산 계획을 발표했다. 삼성전자보다 3나노 양산은 늦고, 2나노 양산 시기는 비슷하다.TSMC와 삼성전자 모두 2025년 2나노 양산 계획을 발표한 가운데 삼성전자는 3나노 이하 초미세공정 시장 선점에 자신감을 드러내고 있다. 3나노 공정에서 TSMC가 내년 하반기 양산 계획을 밝힌 반면 삼성전자는 내년 상반기를 목표로 하고 있다. 고객사 주문을 받아 위탁생산을 하는 파운드리 사업은 양산 시기가 빠를수록 시장 점유율 확보 및 신규 고객사 확보에 유리하다. 2나노 공정에서도 3나노 공정부터 쌓인 GAA 등 기술 노하우를 기반으로 기술 우위를 확보할 계획이다. 미국 반도체 전문지 EE타임스는 "삼성전자가 TSMC· 인텔보다 차세대 트랜지스터 기술을 가장 적극적으로 추진하고 있다"고 평가했다. 삼성전자는 내년 상반기 양산되는 3나노부터 GAA 기술을 적용하며, 2023년 3나노 2세대의 양산을 시작한다. 기존 3나노보다 성능을 대폭 끌어올린 버전이다. 삼성전자는 3나노 공정에서 안정적 수율을 확보한 것으로 알려졌다. 공정이 미세해질수록 수율 관리 난이도가 높아져 삼성전자는 2년간의 GAA 기술력을 반영해 2025년 2나노 양산에 나설 계획이다. GAA는 전류 흐름을 조절하는 스위치 역할을 하는 반도체 트랜지스터 구조를 개선해 기존 핀펫(FinFET) 구조보다 전력 효율을 높인 기술이다. 핀펫 기반 5나노 공정 대비 성능은 30% 향상되며 전력소모는 50%, 면적은 35% 감소한다. 반면 TSMC는 3나노 공정까지 기존 핀펫 방식을 유지하고, 2나노 양산에서 GAA를 도입키로 했다. 삼성전자 관계자는 "3나노에서 충분히 기술 노하우를 쌓고 2나노로 넘어가겠다는 것으로, 2나노부터 바로 GAA를 적용하는 TSMC와는 전략적 차이가 있다"면서 "2년 가량의 GAA 노하우를 바탕으로 기술적 안정성과 경쟁력을 확보해 2나노 공정에서 리스크를 최대한 줄이겠다"고 말했다. 인텔도 지난 3월 파운드리 사업 재진출 선언 이후 대규모 투자를 단행하며 TSMC·삼성전자를 맹추격하고 있다. 2024년 2나노에 해당하는 20A(옹스트롬·100억분의 1m), 2025년 1.8나노격인 18A 공정을 적용한 제품 생산을 계획하고 있다. 인텔 역시 20A에서 핀펫 기술을 적용할 예정이다. 하지만 업계는 파운드리 기술 역량이 상대적으로 부족하다고 평가받는 인텔이 삼성전자보다 빠르게 2나노 이하 초미세공정 양산에 성공할 지 의구심을 보이고 있다. 현재 전세계 반도체 제조사 중 10나노 미만 양산 공정을 갖춘 기업은 TSMC와 삼성전자가 유일하다. 반도체업계 관계자는 "인텔은 사실상 한 번도 파운드리 사업을 제대로 해 본 적 없는 기업"이라며 "당초 계획대로 양산이 이뤄질 지는 미지수"라고 말했다. mkchang@fnnews.com 장민권 기자

삼성전자가 극자외선(EUV) 공정을 적용한 업계 최선단(최소 선폭)의 14나노 D램을 양산한다고 12일 밝혔다. 5개의 레이어 공정을 적용한 최선단의 14나노 공정과 EUV 성숙도를 기반으로, 기술 초격차를 이어간다는 전략이다. 삼성전자는 지난해 3월 업계 최초로 EUV 공정을 적용한 D램 모듈을 고객사들에게 공급한 바 있다. 업계에서 유일하게 EUV 멀티레이어 공정을 적용해 최선단 14나노 D램을 구현하는 등 차별화된 공정 기술력을 선보이고 있다. 반도체 회로를 보다 세밀하게 구현할 수 있는 EUV 노광 기술을 적용해 D램의 성능과 수율을 향상시켜 14나노 이하 D램 미세 공정 경쟁에서 확고한 우위를 확보해 나갈 계획이다. 5개의 레이어에 EUV 공정이 적용된 삼성전자 14나노 D램은 업계 최고의 웨이퍼 집적도로 이전 세대 대비 생산성이 약 20% 향상됐다. 또 14나노 D램 제품의 소비전력은 이전 공정 대비 약 20% 개선됐다. 이번 신규 공정을 최신 DDR5(Double Data Rate 5) D램에 가장 먼저 적용한다. DDR5는 최고 7.2Gbps의 속도로 DDR4 대비 속도가 2배 이상 빠른 차세대 D램 규격이다. 최근 인공지능(AI), 머신러닝 등 데이터를 이용하는 방식이 고도화되면서 데이터센터, 슈퍼컴퓨터, 기업용 서버 시장의 고성능 DDR5에 대한 수요가 지속적으로 커지고 있다. 삼성전자는 고용량 데이터 시장 수요에 적극 대응하기 위해 이번 공정으로 단일 칩 최대 용량인 24Gb(기가비트) D램까지 양산할 계획이다. 이주영 삼성전자 메모리사업부 D램개발실장(전무)은 "고용량, 고성능 뿐 아니라 높은 생산성으로 5G·AI·메타버스 등 빅데이터 시대에 최고의 메모리 솔루션을 공급하겠다"고 강조했다. km@fnnews.com 김경민 기자

【 대전=김원준 기자】 "반도체 미세화 공정 기술은 어디까지 진화할까" 반도체 미세화 공정기술을 주도했던 '핀펫(FinFET)' 기술이 지고, '게이트올어라운드(GAA)' 기술이 새롭게 뜨고 있다. 18일 특허청이 주요 5개국 특허를 분석한 결과에 따르면 그동안 반도체 미세화 공정기술의 주력이었던 핀펫 기술 특허 출원은 지난 2017년부터 하락세로 전환됐고, 게이트올어라운드 기술 특허 출원이 증가세를 보이고 있다. 게이트올어라운드 기술은 반도체 업계에서 핀펫 다음 차세대 기술로 통한다. 핀펫기술은 전류가 흐르는 통로가 윗면-좌측면-우측면의 3면으로 이뤄지고, 게이트올어라운드 기술은 윗면-좌측면-우측면-아랫면의 4면으로 이뤄진다. 핀펫관련 특허는 지난 2017년 1936건을 정점으로 2018년 1636건, 2019년 1560건, 2020년 1508건(예상치)으로 감소세를 보이고 있다. 반면 핀펫보다 진보된 차세대 반도체 공정 기술로 손꼽히는 게이트올어라운드 관련 특허는 매년 30% 가까이 증가세를 보이며 같은 기간 173건, 233건, 313건, 391건(예상치)으로 각각 증가했다. 핀펫기술 다출원 순위는 TSMC(대만·30.7%), SMIC(중국·11%), 삼성전자(한국·8.6%), IBM(미국·8.1%), 글로벌파운드리(미국·5.4%) 등 순으로 나타났다. 핀펫 기술은 대만, 중국, 한국, 미국 기업들이 경쟁하는 모습을 보이고 있다. 게이트올어라운드 기술 다출원 순위는 TSMC(대만·31.4%), 삼성전자(한국·20.6%), IBM(미국·10.2%), 글로벌파운드리(미국·5.5%), 인텔(미국·4.7%) 등의 순이다. 대만, 한국 기업이 주도하고 있고 미국 기업이 추격하는 모양새다. 방기인 특허청 반도체심사과 사무관은 "현재 5나노 이하 공정 기술로 반도체 칩을 제조할 수 있는 기업은 세계에서 TSMC와 삼성전자밖에 없다"며 "하지만 최근 인텔의 파운드리 사업진출, 바이든 정부의 반도체 집중투자 등을 고려하면 최첨단 반도체에 대한 기술경쟁은 더욱 심화될 것으로 보인다"고 말했다. kwj5797@fnnews.com 김원준 기자