[1일IT템] '문턱 전압 0V' 트랜지스터, 세계 최초 개발

POSTECH 노용영 교수팀-삼성디스플레이 공동개발
OLED 디스플레이·뉴로모픽 컴퓨팅 회로 등에 적용

페로브스카이트 인버터 메틸암모늄-주석-요오드 반도체층을 이용해 만든 페로브스카이트 인버터. POSTECH 제공

[파이낸셜뉴스] 포항공과대학교(POSTECH) 화학공학과 노용영 교수팀이 삼성디스플레이와 함께 세계 최초로 문턱전압이 0V인 페로브스카이트 P형 반도체 트랜지스터를 개발했다. 이번 연구성과는 지난해 POSTECH 연구진과 삼성디스플레이가 국내외 특허를 출원했으며, 지난 1일 국제 학술지 '네이처 커뮤니케이션스(Nature Communications)'에 발표했다.

POSTECH에 따르면, 전류가 흐르는 트랜지스터에도 이와 비슷한 문턱전압이 존재하는데, 전압이 문턱전압을 넘기만 하면 트랜지스터의 출력단 저항이 급격히 낮아지며 전류가 쉽게 흘러, 문턱전압을 낮추면 트랜지스터의 성능을 높일 수 있게 된다.

노용영 교수는 "이 기술은 OLED 디스플레이 구동회로, 수직 적층형 소자의 P형 트랜지스터, 인공지능 연산을 위한 뉴로모픽 컴퓨팅 등의 전자회로에 적용될 수 있다"고 말했다.

전기 전도성이 뛰어난 할로겐화물 페로브스카이트는 트랜지스터의 성능을 획기적으로 높일 수 있는 소재로 주목 받고 있다.

연구진은 트랜지스터의 안정성을 높이기 위해 할로겐 음이온(요오드-브로민-염소)을 혼합해 메틸암모늄-주석-요오드 반도체층을 만들었다. 이 반도체층을 이용해 만든 트랜지스터는 이력현상이 나타나지 않으면서도 높은 성능과 뛰어난 안정성을 보였다.

실험 결과, 트랜지스터는 20㎠Vs 이상의 높은 정공 이동도와 1000만 이상의 전류 점멸비를 기록했을 뿐만 아니라, 문턱전압이 0V에 이르렀다. 연구진은 "문턱전압이 0V인 페로브스카이트 P형 트랜지스터는 전 세계에서 최초"라고 말했다.

특히 소재를 용액으로 만들어, 문서를 찍어내듯이 간단히 인쇄하는 것만으로 저렴하게 트랜지스터를 제작할 수 있도록 했다.

이번 연구를 통해 연구진은 페로브스카이트 트랜지스터의 성능을 낮추는 이력현상의 주요 원인이 이온 이동이 아닌 소수 캐리어 트랩에서 비롯함을 증명했다. 문턱전압을 낮춤으로써 전자와 정공의 움직임을 방해하지 않아 전류가 원활히 흐르도록 한 것이다.

나아가, 개발된 페로브스카이트 P형 트랜지스터와 인듐-갈륨-아연-산소 N형 반도체 트랜지스터를 결합해 성능이 높은 상호보완적 단일 칩 인버터를 인쇄공정으로 제작하는 데 성공했다.

[e-mail] 김만기 기자

※ 저작권자 ⓒ 파이낸셜뉴스, 무단전재-재배포 금지