UNIST, 차세대 반도체용 박막 증착 공정법 개발
4인치 웨이퍼에 텔레륨 원자를 층층이 쌓아 올려
250도 제작 공정과 450도 열처리 공정 필요없어
반도체 웨이퍼. 게티이미지 제공
[파이낸셜뉴스] 울산과학기술원(UNIST) 서준기·정후영 교수팀과 홍익대 송봉근 교수팀이 50도의 저온에서 텔레륨 원자를 층층이 쌓아 반도체를 만들 수 있는 '박막 증착 공정법'을 개발했다. 이 공정법을 통해 실제 텔레륨 박막을 4인치 웨이퍼 위에 쌓았다.
이는 차세대 반도체를 만드는 공정의 핵심 기술로 트렌지스터나 정류기, 선택소자 등을 만드는데 활용할 수 있다.
김창환 UNIST 연구원은 1일 "기존 박막 증착법의 한계를 극복하고 텔레륨을 원자층 증착법이라는 새로운 증착 방식"이라며 "텔레륨 박막은 복잡한 삼차원 소자 구조에서도 균일하게 증착할 수 있어 다양한 전자 소자에 응용이 가능할 것"이라고 말했다.
UNIST에 따르면 차세대 반도체인 원자층 반도체에 적용하기 위해선 일반적으로 250도 이상의 공정온도와 450도 이상의 추가 열처리 작업이 필요하다. 원자층 증착법은 낮은 공정온도에서 삼차원 구조의 표면에 얇고 균일한 막 코팅과 정교한 두께 조절이 가능한 차세대 박막 공정법이다.
연구진은 낮은 온도에서 반응성을 향상시키기 위해 산-염기성을 갖는 두 가지 화학원료를 활용했다. 높은 표면반응과 안정성을 위해 공반응물을 추가 활용했다. 또 화학원료를 더 짧은 간격으로 분할, 반복해 주입했다.
이를통해 밀도가 낮고 불연속적인 알갱이가 증착되는 기존 방식에 비해 촘촘하고 밀도 높은 박막을 만들 수 있었다.
이 제조기술로 텔레륨 박막을 4인치(100mm) 웨이퍼 전체에 적용했다. 박막은 원자층 수준의 두께 조절과 균일하게 쌓을 수 있었다.
소자의 고집적화를 위해 요구되는 수직형 삼차원 구조체에도 쌓을 수 있었다.
서준기 교수는 "저온, 대면적, 고품질 합성이라는 반도체 증착 공정에서 요구되는 모든 키워드들을 만족시킬 수 있었다"며 "전통적인 증착법에 새로운 공정 요소들을 더해 '비전통적인' 이차원 신소재 및 신소자 구현에 성공했다는 점에서 다양한 응용 연구가 가능할 것"이라고 말했다.
한편, 연구진은 새로운 박막 증착 공정법을 나노과학 분야 국제 학술지 'ACS 나노'에 발표했으며, ACS 나노에서는 이 기술을 표지논문으로 선정했다.
monarch@fnnews.com 김만기 기자
※ 저작권자 ⓒ 파이낸셜뉴스, 무단전재-재배포 금지